| 參數(shù) | 性能指標(biāo) |
| 核心數(shù)量 | 4 |
| 核心頻率 | 設(shè)計(jì)目標(biāo)頻率2.0GHz。 |
| 峰值運(yùn)算速度 | 浮點(diǎn)：每秒1280億次雙精度浮點(diǎn)結(jié)果@2.0GHz； 整數(shù)：每秒720億次整數(shù)結(jié)果2.0GHz。 |
| 工藝特征 | 內(nèi)核電源：0.95V±5%； I/O電源：1.5V±10%，1.8V±10%。 |
| Cache容量 | 每個(gè)核心包含兩級(jí)Cache，Cache行長度為128字節(jié)； 一級(jí)Cache：指令與數(shù)據(jù)分離，容量分別為32KB，均采用4路組相聯(lián)結(jié)構(gòu)； 二級(jí)Cache：指令與數(shù)據(jù)混合，容量為512KB，采用8路組相聯(lián)結(jié)構(gòu)； 4個(gè)核心共享三級(jí)Cache，容量為8MB，Cache行長度為128字節(jié)，采用32路組相聯(lián)結(jié)構(gòu)。 |
| 存儲(chǔ)空間 | 支持64位虛地址空間，實(shí)際實(shí)現(xiàn)43位虛地址； 支持40位物理地址。 |
| 存儲(chǔ)器接口 | 2路64位DDR3存儲(chǔ)器接口，支持糾單錯(cuò)、檢雙錯(cuò)的ECC校驗(yàn)，最大傳輸率為2133MBps； 支持的總存儲(chǔ)器容量最大可達(dá)64GB； 支持連接DDR3 SDRAM芯片、UDIMM或RDIMM存儲(chǔ)器條。 |
| I/O接口 | 兩路PCI-E 3.0 ×8接口，單鏈路有效帶寬8Gbps； 維護(hù)接口支持兼容Jtag標(biāo)準(zhǔn)的芯片調(diào)試與維護(hù)。 |
| 封裝特性 | 采用FC-BGA封裝，引腳數(shù)為1156。 |
| 功耗 | 熱設(shè)計(jì)功耗：20W（4核心）； 典型運(yùn)行功耗：待實(shí)際測(cè)量。 |
